ダイヤモンド・パワーエレクトロニクス

( 文責: 佐藤 隼介 )

昨今の地球温暖化への関心の高まりから、二酸化炭素の排出の規制など、社会のエネルギーサイクルにおける低炭素化への機運が高まっています。電子デバイスにおいて、このような低炭素社会への貢献が期待できる分野に、高電圧下で駆動するデバイスの開発が挙げられます。例えば電力自動車などの電気系統では、こういったデバイスのエネルギー損失をいかに防ぐかが重要になってきます。ダイヤモンドはその広いバンドギャップのため絶縁破壊電界が大きく(当HPのOutline ; 高出力・高周波ダイヤモンドFETグループを参照のこと)、こういった分野への応用が期待されています。また、ダイヤモンド半導体の電気伝導性の限界は非常に高いことが推測されていますので、高耐圧・高効率の電力デバイスとして、大いに可能性があります。

このような、ダイヤモンドをベースとした電力デバイスへの第一歩として、ダイヤモンドで伝導層を得る手法の一つ、水素終端によるホール蓄積層において、伝導性の向上を目指しています。

図のように我々が作成したデバイス(MOSFET)では最高-1.2A/mmという最大ドレイン電圧と、そのときのチャネル抵抗4Ωmmを達成しています。この値はダイヤモンドを用いたFETの中で世界最高の数値です。

電子デバイスの電導性の評価ではオン抵抗というパラメーターを用いています。このオン抵抗が小さいほどデバイスの損失は低くなります。下図では各電子材料のデバイスの物性を用いて、同図のようなデバイス構造を仮定した場合のオン抵抗のリミットを計算しています。

図のように、デバイスに印加する電圧に依存してオン抵抗は増大します。その理論値は、主に2つの要因、ドリフト抵抗(青線)とチャネル抵抗(赤線)に支配されています。我々のデバイスで得られたチャネル抵抗=4Ωmmを当てはめれば、図のようにオン抵抗のリミットはこれまでのものより大きく下がり、ダイヤモンドデバイスの損失が大幅に小さくなることを示しています。